課程二：《數(shù)字電子技術(shù)基礎(chǔ)》考核內(nèi)容和基本要求（60分）
第一章 邏輯代數(shù)基礎(chǔ)（15分）
考核內(nèi)容：1.數(shù)制及其轉(zhuǎn)換；2.邏輯代數(shù)的基本概念、公式和定理；3.邏輯函數(shù)的公式化簡(jiǎn)法和圖形化簡(jiǎn)法；4.常用邏輯函數(shù)的表示方法及其相互間的轉(zhuǎn)換。
考核要求：1.掌握數(shù)制及其轉(zhuǎn)換；2.掌握邏輯代數(shù)的基本概念、公式和定理；3.熟悉兩種邏輯函數(shù)的化簡(jiǎn)方法；4.熟悉邏輯函數(shù)的表示方法及其相互間的轉(zhuǎn)換。
第二章 邏輯門(mén)電路（5分）
考核內(nèi)容：1.二極管、BJT的開(kāi)關(guān)特性；2.基本邏輯門(mén)、OC門(mén)、OD、CMOS門(mén)；3.邏輯門(mén)電路的邏輯功能分析。
考核要求：1.掌握半導(dǎo)體器件的開(kāi)關(guān)特性；2.熟悉基本邏輯門(mén)、TTL邏輯門(mén)及CMOS邏輯門(mén)。
第三章 組合邏輯電路的分析與設(shè)計(jì)（15分）
考核內(nèi)容：1.常用組合邏輯電路的基本特點(diǎn)、分析和設(shè)計(jì)方法；2.加法器、編碼器、譯碼器、數(shù)據(jù)選擇與分配器、數(shù)值比較器等常用組合邏輯器件的應(yīng)用。
考核要求：1.掌握常用組合邏輯電路的基本特點(diǎn)、分析和設(shè)計(jì)方法；2.掌握常用組合邏輯器件（加法器、編碼器、譯碼器、數(shù)據(jù)選擇與分配器、數(shù)值比較器）及其應(yīng)用。
第四章 觸發(fā)器（8分）
考核內(nèi)容：1.觸發(fā)器的電路結(jié)構(gòu)與工作原理；2.RS、JK、D、T觸發(fā)器的邏輯功能及描述方法；3.觸發(fā)器的脈沖工作特性及主要參數(shù)。
考核要求：1.掌握RS、JK、D、T觸發(fā)器的邏輯功能及描述方法；2.熟悉基本觸發(fā)器、同步觸發(fā)器、主從觸發(fā)器、邊沿觸發(fā)器的電路結(jié)構(gòu)及工作特性。
第五章 時(shí)序邏輯電路的分析與設(shè)計(jì)（15分）
考核內(nèi)容：1.一般時(shí)序邏輯電路的分析方法和設(shè)計(jì)方法；2.常用時(shí)序邏輯功能器件的功能和應(yīng)用。
考核要求：1.掌握時(shí)序邏輯電路的基本特點(diǎn)、基本分析方法和設(shè)計(jì)方法；2.熟悉常用時(shí)序邏輯功能器件（主要是集成計(jì)數(shù)器）的功能和應(yīng)用。
第六章 脈沖波形的產(chǎn)生和整形（2分）
考核內(nèi)容：1.555集成定時(shí)器的工作原理；2.多諧振蕩器、單穩(wěn)態(tài)觸發(fā)器、施密特觸發(fā)器的電路組成及工作原理；3.555定時(shí)器組成的多諧、單穩(wěn)、施密特電路工作原理及外接參數(shù)。
考核要求：1.掌握555集成定時(shí)器的工作原理；2.理解多諧振蕩器、單穩(wěn)態(tài)觸發(fā)器、施密特觸發(fā)器的電路組成及工作原理；3.掌握由555定時(shí)器組成的多諧、單穩(wěn)、施密特電路工作原理及外接參數(shù)。
四、考試方式：
考核方式：考試
考核類(lèi)型：閉卷
五、考試時(shí)長(zhǎng)：120分鐘
六、考試題型：
本考試命題范圍涵蓋課程的所有章節(jié)，試題難度上，較易（基礎(chǔ)）占60％，中等難度占30％，較難占10％。在題型結(jié)構(gòu)上如下：
1.單項(xiàng)選擇題：30小題，每題2分，共60分
2.填空題：10小題20空，每空1分，共20分
3.簡(jiǎn)述題：2小題，每題5分，共10分
4.判斷題：15小題，每題1分，共15分
5.分析計(jì)算題：3小題，每題10分，共30分
6.設(shè)計(jì)題：1小題，共10分
七、參考教材：
1.康華光：《電子技術(shù)基礎(chǔ)（模擬部分）》，高等教育出版社，2013年12月第六版；
2.康華光：《電子技術(shù)基礎(chǔ)（數(shù)字部分）》，高等教育出版社，2017年1月第五版。